ASIC 设计工程师

【岗位职责】 1.ISP Module RTL Design：在资深工程师或模块负责人的指导下，为 ISP 流水线中的一个或多个模块设计和实现 RTL。 2.Micro-Architecture & PPA：参与数据流、行缓冲和缓存决策；支持在图像质量、面积、带宽和功耗之间进行 PPA 权衡。 3.Algorithm Mapping & Reference Model Alignment：与算法团队合作进行定点化和硬件友好的变换；确保 RTL 与参考模型之间的位精确对齐。 4.Verification & Bring-up Support：与 DV 团队协作制定验证计划和基础测试平台；协助芯片点亮、图像质量调试和 RTL ECO。 5.Quality & Process：执行代码审查、Lint、CDC / RDC 和基本低功耗检查；交付模块级设计文档。 【任职要求】 1.微电子 / EE…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。