岗位描述(节选)
【工作职责】
1、根据功能制定设计方案,制定微架构,编译详细技术文档;
2、RTL逻辑设计,实现模块功能;
3、对模块进行充分的unit Level的仿真验证;
4、DC/DCG综合、时序分析,完成时序收敛;
5、协助系统联合仿真调试;
6、协助FPGA进行功能验证。
【任职要求】
1、精通verilog/VHDL/SystemVerilog等硬件描述语言,代码规范性好;
2、熟悉VCS/DC/DCG/PT/Formality/PTPX等工具,熟悉ASIC开发流程;
3、熟悉AXI总线协议;
4、两年以上数据芯片设计经验;
5、微电子或相关专业本科及以上学历;
6、有MCU/DSP开发经验者优。
本站当前在招 6025 个深圳岗位(全城各职能合计),其中 1071 个公开标注了薪资。按这些标注统计:月薪(税前)主流区间 11K ~ 20K(25~75 分位),中位约 14K,最低 1K、最高 70K。
在招岗位较多的企业:安克创新科技股份有限公司 577 个华大智造 498 个华大基因 485 个TCL 317 个影石创新 231 个
统计口径:求职者营地实时在招岗位的公开薪资标注,未标注者不计入;区间为 25~75 分位,非薪酬承诺。