Digital RTL Engineer

【岗位职责】 数字模块RTL设计、功能仿真及设计文档编写，参与RISC-V/DSP/AXI总线模块设计 【任职要求】 • 本科及以上学历，微电子、集成电路等相关专业 • 3年以上数字IC设计经验 • 精通Verilog/SystemVerilog，熟悉数字电路设计流程 • 熟悉RISC-V或ARM架构，了解AXI总线协议 • 熟练使用VCS/Verdi等仿真调试工具 • 有低功耗设计经验者优先

本站当前在招 2875 个深圳岗位（全城各职能合计），其中 320 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 10K ~ 25K（25~75 分位），中位约 16K，最低 2K、最高 70K。