FPGA IP开发工程师（成都）

岗位职责： 1.了解公司FPGA器件的架构，理解应用场景、前沿算法、协议规范； 2.分析IP市场需求，定义架构，设计算法模型（C/C++、Matlab等），RTL（Verilog/VHDL）编码，仿真验证系统设计（Verilog/System Verilog 等），搭建验证系统； 3.配合EDA工具实施IP打包，包括加密、编制GUI制作文档，制作配套参考设计等； 4.培训FAE有关IP的原理或使用方法，支持FAE做客户的应用和调试； 5.收集市场反馈，有序推进所负责IP的更新和升级。 任职要求： 1.电子工程、微电子、通信工程或计算机等相关本科以上学历，有数字电路及模拟电路等相关课程； 2.掌握Verilog/VHDL语言，熟悉Vivado/ISE/Quartus开发和调试；有数字前端开发经验者更佳； 3.熟悉使用SynopsysVCS、Verdi、Cadence NCVerilog、Me…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 823 个成都岗位（全城各职能合计），其中 113 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 7.5K ~ 15K（25~75 分位），中位约 12K，最低 2.3K、最高 40K。