SoC芯片前端设计工程师(J11056)

核心职责 1.时钟设计 主导SoC芯片级时钟架构规划，制定时钟树（ClockTree）方案包括 全局时钟分布、分频/门控策略、低功耗时钟切换等。 实现DFS,DVFS,AVFS等技术的方案制定和RTL设计，支持芯片功耗优 化,解决时钟切换时的glitch,处理器的di/dt等问题。 定义时钟约束（SDC），协同后端团队实现时钟树综合与优化。 2.复位设计 负责SoC芯片的复位架构设计，包括全局复位，局部复位，多电源域复 位策略 定义复位源（上电复位，看门狗复位，软件复位等）及其优先级管理 定义复位时序约束(SDC),确保复位路径满足时序要求。 3.时钟相关IP的开发和集成 与模拟工程师合作，完成高性能PLL/DLL的架构设计和实现 集成PLL/DLL/时钟发生器（ClockGenerator）等IP 支持芯片的整个开发流程，完成RTLCoding,SDC/UPF开发，完成…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 6916 个北京岗位（全城各职能合计），其中 1796 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 5K ~ 12K（25~75 分位），中位约 7K，最低 2K、最高 300K。