岗位描述（节选）
1、参与异构多核处理器系统的架构设计与顶层集成，将处理器核与SOC系统进行高效协同；
2、负责多核子系统与SOC系统的互联网络、缓存一致性方案规划及系统调度实现，保障多核系统性能目标达成
3、完成系统级RTL代码编写与模块集成，执行Lint、CDC等代码质量检查与预综合，输出时序规范；
4、参与中断控制、时钟复位、电源管理及核间同步机制等系统级支撑模块的设计与实现；
5、与微架构设计、验证及后端团队紧密协作，参与从系统方案到流片验证的全流程开发，解决集成交付过程中的系统级问题。
1、微电子、集成电路、计算机体系结构、计算机科学、电子信息等相关专业，本科及以上学历；
2、熟练掌握Verilog等硬件描述语言，具备扎实的数字电路与计算机体系结构基础；
3、熟悉异步设计、状态机、FIFO、时钟复位等典型电路设计，具备良好的代码规范意识；
4、积极主动，认真严谨，具备良好的逻辑思维、系统级问题排……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。