岗位描述（节选）
岗位职责：
1、负责大型SoC芯片Top Level Physical Design全流程开发工作，包括Floorplan、Power Planning、Place & Route、CTS、Timing Closure及Physical Verification等关键环节。
2、主导Top Level集成与优化工作，协同Front-End、IP、DFT、Package、Power及STA等团队完成设计闭环，确保项目按计划推进和交付。
3、负责芯片级时序收敛（Timing Closure）工作，分析并解决Setup/Hold、Crosstalk、IR Drop、EM等复杂物理设计问题，实现PPA（Performance、Power、Area）目标。
4、制定并持续优化Top Level Physical Design Flow，提升设计自动化水平、研发效率及设计质量。
5、参与先进工艺节点物……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。