岗位描述（节选）
1. 致力打造世界一流的AI硬件计算平台， 跟踪业界先进模型及系统硬件架构的发展，设计开发高性能低功耗的芯片硬件产品。
2. 主导IP内模块的设计与落地，确保设计先进性。
3. 根据架构和应用需求，设计微架构，编写设计文档，完成模块RTL设计。
4. 与验证/物理协同，完成验证，综合约束，时序收敛，时序/面积优化等PPA优化。
【任职要求】
至少3年以上ASIC，并满足以下一个或多个方向
1. 熟悉芯片设计流程，并有参与流片的经验。
2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程，16nm及以下优先考虑。
3. 中等复杂微架构设计经验，PPA优化能力，有从0到1经验优先。
4. 使用过设计验证自动工具以及脚本的经验。
5. 有数据总线设计经验，控制总线设计经验，或者浮点ALU，tensor core设计经验，或者读写Cache设计经验。