岗位描述（节选）
1.本科/硕士学位及以上,微电子/电子/计算机等相关专业毕业,5年以上相关工作经验;
2.拥有静态时序分析的经验,主导完成芯片时序收敛;参与过大型芯片日时序Timing Closure相关工作;有5nm以下工艺流片经验优先。
3.熟悉SOC从RTL到GDS的完整设计流程;具备后端物理实现的技能,熟悉后端设计流程及工具。
4.熟悉业界主流EDA工具的设计方法学,能够熟练使用DC/FC/PT/Tempus/Foormality/LEC/INOVUS等相关设计工具;
5.熟悉Unix/Linux环境,熟练使用Tcl/Perl/Make/Python脚本编程;
6.积极主动,团结合作,有独立解决问题的能力。