岗位描述(节选)
岗位职责
1. 理解NPU总体架构,负责NPU中高速片上存储、DMA子系统、向量计算单元、自定义加速引擎等模块的微架构设计;
2. 参与模块RTL实现及PPA优化,支持验证测试覆盖和后端实现;
3. 参与NPU架构需求讨论,评估相关需求的实现代价,支持NPU架构优化演进;
【任职要求】
任职要求
1. 计算机、电子等相关专业硕士毕业;
2. 有高速总线及片上存储,DMA子系统,量化压缩,编解码加速引擎设计经验,熟悉CHI/AXI,PCIE/UCIE等常见的高速总线及接口协议;
3. 有先进工艺PPA优化经验,深入理解先进工艺片上存储优化方法;
4. 熟练的RTL编程能力,熟练使用spyglass,vcs/verdi,DC等EDA工具;
5. 综合素质:具备极强的系统级 Debug 能力,能够清晰界定复杂系统中的性能瓶颈;具备良好的跨部门沟通能力(与架构、验证、后端、软件团队协同);
加分……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。