岗位描述（节选）
1. 负责复杂数字模块或子系统的 验证方案制定、环境搭建与覆盖率提升，确保设计功能符合规格要求。
2. 基于 UVM/SV 构建验证平台，包括激励生成、参考模型、Scoreboard、Checker 等关键组件。
3. 主导模块级与子系统级的 Testplan 设计、随机和定向用例开发，推动覆盖率闭环。
4. 负责定位与分析仿真问题，跨团队协作（前端设计/架构/PD/DFT）推动问题根因定位与修复。
5. 支持 Gate-level 仿真（GLS）、低功耗验证（UPF）、CDC/RDC 检查以及基本形式验证工作。
【任职要求】
1. 5 年以上数字验证经验，有 CPU / DSP / NPU / SoC 方向的复杂模块验证经历者优先。
2. 熟练掌握 SystemVerilog / UVM，具备搭建完整验证平台与独立完成 Testplan 的能力。
3. 熟悉随机验证方法、覆盖率驱动验证……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。