岗位描述（节选）
岗位职责:
主导5G/5.5G/6G BBU整机硬件架构设计、高速链路信号完整性、电源完整性与系统可靠性设计，支撑112G/224G PAM4、DDR5X等超高速基带硬件平台迭代，构建高带宽、高可靠、高效率、高散热的新一代基站硬件体系。
① 硬件系统架构与技术路线规划
洞察5G-A/6G基站硬件演进趋势，负责BBU整机硬件方案选型、架构迭代、单板拓扑规划，完成高速Serdes链路、DDR高速内存、时钟系统、电源树、散热体系的整体方案设计与技术路标定义，输出系统级指标预算、风险评估与落地方案。
② 高速SI/PI时序与噪声技术攻坚
负责112G/224G PAM4高速差分链路、DDR4/LPDDR4X/LPDDR5X读写时序、串扰（NEXT/FEXT）、插损、阻抗连续性、电源噪声、抖动预算的仿真与调试；主导PCB、封装基板、连接器通道的损耗建模与裕量闭环，解决高频ISI、串扰耦合、时序违例、……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。