岗位描述（节选）
● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。
● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。
● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。
【任职要求】
● 电子、计算机等相关专业，硕士及以上学历，3年及以上SoC逻辑综合经验。
● 熟练使用DC/PT/Formality/LEC/VCLP等EDA工具，掌握逻辑综合和STA的方法学。
● 具备熟练的脚本技能如Perl，TCL，Python等。
● 良好的团队协作精神。