岗位描述（节选）
岗位职责
1.对接架构团队共同确定 NPU Core/子系统方案，输出具备竞争力的微架构文档与 PPA 指标；
2.独立负责 Tensor Core / Vector Core / Scalar Core / Scheduler / DMA等完整的 RTL 落地；
3.规划数据流与 Memory Hierarchy（L1/Scratchpad/RF），设计 DMA 与总线接口，最大化算力利用率；
4.与算法、编译器、工具链协同，完成关键算子（MatMul/Conv/Norm/Softmax/Attention）的硬件友好映射与性能闭环；
5.负责模块级Lint/CDC、综合与高频时序优化；配合 DV/PR 解决复杂 bug 与 congestion；
6.支持 FPGA/Emulation 与 runtime bring-up；持续做能效与面积优化。
任职要求
1.硕士及以上；5年以上 A……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。