岗位描述（节选）
岗位职责：
1、负责对接算法团队拆解 ISP 模块功能与性能需求，完成硬件架构规划、子模块划分及接口定义；
2、基于架构文档使用 Verilog/VHDL 编写 ISP 各子模块 RTL 代码，遵循编码规范完成模块级集成与接口联调；
3、负责搭建模块级与系统级验证环境，开展仿真测试与覆盖率分析，配合完成时序、功耗分析并解决相关问题；
4、参与芯片各阶段测试并定位失效问题，支持量产良率提升，同时与跨团队协作推动算法硬件化落地与技术迭代；
岗位要求：
1、硕士及以上学历，电子、通信、计算机、微电子或物理学专业；
2、熟练掌握Verilog、SystemVerilog等语言的编程，有扎实的数字电路基础；
3、熟悉IC设计流程，有3年以上的相关工作经验；
4、熟悉图像信号处理的基本流程，掌握ISP核心算法的硬件实现原理，能独立评判算法效果；
5、有多媒体应用处理器SoC研发经验者优先考虑；
6、具……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。