CPLD工程师

岗位职责： 1.负责服务器单板CPLD逻辑开发、Verilog代码编写、仿真与板级调试。 2.负责上电时序、复位逻辑、风扇、电源、GPIO及单板状态控制逻辑设计。 3.配合硬件完成引脚分配、原理图评审，解决研发及试产阶段逻辑问题。 4.输出设计文档、测试用例，维护代码版本，保障项目稳定落地量产。 任职资格： 1.本科及以上，电子、微电子、自动化、通信等相关专业。 2.熟练掌握Verilog语言，熟悉Quartus开发、仿真、时序约束。 3.具备CPLD/FPGA独立开发调试经验，懂硬件时序与信号原理。 4.逻辑思维清晰，具备问题定位能力，有服务器硬件开发经验优先。

本站当前在招 351 个济南岗位（全城各职能合计），其中 97 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 15K ~ 29K（25~75 分位），中位约 20K，最低 4K、最高 100K。